苏州科兴达电子科技有限公司

深入探究在许多复杂的测试方案中，示波器并不能为其提供足够的通道数量。工程师要么在实验室中多找几台示波器，要么使用逻辑分析仪。但不管是哪种情况，复杂性都会明显提高。例如数字设计中经常遇到的建立保持违规问题。传统电路中的时钟速度较低，对信号建立保持性能的余量较大。但随着系统主频的不断增加，PCB设计的日益复杂，建立保持违规问题越来越常见。检测该问题需要设定一个通道为时钟信号，另一个通道为数据信号，并设定相应的时间范围。但需要同时测量多路信号的建立保持问题时，传统的示波器显然无法满足，需要带有数字逻辑通道的示波器才能完成此类工作。




传统的示波器一般只有4个通道，在调试电路时会出现很多瓶颈。例如，即使调试简单的8位单片机电路，也无法时间相关地同时观察数模转换器的输出和多路IO信号，如果分时测试，则对偶发故障毫无办法；出现故障时，要了解故障是否是在单片机或内存芯片特定时候产生的，因为没有足够的通道连到被测系统的控制信号上，无法知道故障产生时控制信号处于何种状态；而在使用了FPGA的电路中，不仅测试管脚多，而且其内部节点更多，要验证其内部节点的状态，仅使用厂家提供的内部逻辑分析仪或JTAG调试工具是不够的，因为那样无法看到信号时序信息或信号完整性问题。除了通道数不够，示波器本底噪声过大，ADC分辨率和动态范围不够；高带宽示波器往往只兼顾高速信号的测试；没有和示波器相匹配的多通道逻辑时序测试探头，没有的频谱分析仪选件以及协议分析选件等都是传统示波器面临的问题。



一般而言，测量混频器的幅度，相位和群时延响应特性要求网络分析仪外接本振。然而，在系统中，本振可能内置在被测的变频器件中，网络分析仪无法连接。此外，之前的测量方法也假定参考混频器必须采用和被测混频器相同的本振来驱动；如果网络分析仪内置本振的话就不用了。利用内置的本振源，安捷伦公司PNA微波网络分析仪新增的内嵌本振测量功能可以让用户准确地测量被测混频器的相对相位和群时延响应，而不用外接参考本振信号。简单的两步校准让用户把更多的时间花在测量器件上。测试条件得到优化可以程度地测量元器件，同时不降低测量质量。